简介
本文通过聆思科技CSK6系智能主控芯片来讲解最小智能硬件系统电路设计怎么实现，其中AI视觉识别设计基于CSK6011a，AI语音交互设计基于CSK6012。
以下为本文设计讲解使用的芯片概况，用于电路设计参考：
- 核心部分由ARM STAR、HIF4和NPU三核异构组成
- 强大的硬件资源：ARM STAR 300MHz、HIFI4 300MHz、NPU 300MHz，算力可达128GOPS
- 集成PMU（DCDC+LDO）、音频CODEC（4ADC+2DAC）、丰富的通用外设（I2C、I2S、SPI、UART等）
CSK6系列芯片区别
设计区别
CSK6系统芯片包含CSK6002/CSK6012/CSK6011x等型号，区别如下：
- 仅6002内置8M Flash，其他均外置，6002单芯片方案，适合PCB尺寸小、8MB存储够用的语音交互场景
- 6002/6012支持4ADC（2mic+2AEC/3mic+1AEC/4mic）
- 6011x仅支持2ADC（1mic+1AEC/2mic）但IO口多达33个，适合单麦语音+综合控制类应用
- 6011A 与6011B 的PSRAM大小存在差异
Pin-map差异点
- 6011比6012多7个GPIO，跟6012、6011对比去掉7个模拟pin、均改做IO，pin定义顺序重新排列
- 6002与6012 pin设计兼容，但外部Flash 6个pin在6002上可作为IO口使用，在6012只能专用QSPI_FLASH
最小系统电路设计、
- 能够形成语音降噪唤醒交互的最小硬件闭环系统电路，如纯离线语音模块
- 侧重最小系统部分电路设计，不涉及各类产品复杂应用
●CSK6核心DSP ●8~16MB FLASH ●双MIC阵列输入
●Aduio音频输出 ●单路AEC回采 ●上位机通信 ●供电系统
CSK6内部电源树结构
电路设计-供电部分
电感选型要求：3.3uH±20%、3015或2520封装、Imax＞500mA、DCR＜150mΩ、自谐振＞20MHz 系统电源PWR_IN、VCC_IO_3V3、VDD_AON、VCC_IO2_1V8、VDD_CORE_0.9V;
电源pin输入输出关系如下图所示：
CSK6电源引脚参数概况如下，详见聆思文档中心《CSK6硬件开发指南》
电路设计-低功耗设计
- VDD_CORE_0.9V 采用外部DCDC供电预估节省35mw~60mw，
- 推荐3.3V供电，比5V省电20mw左右
电路设计-硬件复位
- 外部复位默认RC复位电路（10kΩ+100nF）
- 如接入上位机则建议同时由上位机采用GPIO来复位CSK6
- 电源监控复位芯片的场景必要性
注意：
1、在没有上位机GPIO复位情况下，为加强可靠性，建议增加一颗电源监控复位芯片接在CSK6外部复位Pin上，以规避电源质量恶劣场景（尤其是上下电期间有很多的跌落毛刺）可能造成的极小概率死机问题
2、复位芯片监控电压阈值选为2.9V，低电平复位有效。
电路设计-晶振电路及选型
- 因CSK6内置晶振负载电容6~9pF，所以晶振选项参数：24MHz、20ppm、12pF
- 一定要做晶振的校验
注意：
1、C35/C37默认不贴片；
2、因不同PCB材料、叠层、不同走线所产生寄生电容不同，不同晶体也存在差异，PCB回板后一定要做晶振调校，板载频偏控制在10ppm以内；
3、如以上不满足则调整外部匹配电容C35/C37
电路设计-FLASH电路
- QSPI-FLASH选型：QSPI nor flash、8~16MB、≥120MHz，优先支持列表中验证过的选型
- CSK6对应引脚（pin54~pin56）、时钟/数据引脚建议串接端接电阻，端接电阻根据波形质量匹配
- 供电直接用pin26输出的VDD_IO_3V3来供电
- PCB布局布线：Flash布局靠近CSK6、走线尽量短、建议等长走线、少打过孔、有条件则包地处理、确保CSK6+Flash底部参考GND平面完整性。
电路设计-BOOT启动
BOOT启动时序如下所示
- BOOT0\内部默认80K上拉，如果外部没有使用、悬空即可；如使用到该BOOT脚，则电路设计需确保上电启动时均为高电平
- 将BOOT1拉低进入串口烧录MODE，BOOT1需留测试点
电路设计-MIC电路
- CSK6侧差分输入：MICxP/MICxN，隔直耦合电容1uF
- MICBIAS0、MICBIAS1分别对应MIC0/MIC1 MIC2/MIC3通道的MIC供电
- ECM麦克为例：差分设计与单端伪差分走线
- ESD防护设计
电路设计-Aduio输出
- CSK6012/CSK6002支持差分输出：电路/PCB推荐按全差分原则设计进行
- CSK6011x仅支持单端输出
电路设计-Aduio PA
推荐选用差分输入PA，用差分电路提高噪声抗干扰能力和POP声的抑制能力
- CSK6 Line_out电容耦合至功放PA
- 功放PA放大倍数：A=Rf/Ri
- 功放输入高通滤波：: f=1/（2πRinCin）
- 功放PA使能设计：默认关闭
- D类EMI设计：PA展频调制/磁珠+1nF/LC滤波
- ESD防护设计
电路设计-AEC回采
- AEC回采用途：作为回声消除的参考信号
- AEC注意电路参数配置：分压及低通滤波
电路设计-DEBUG与产测
- 必要的测试点：串口烧录（A15/A18）、串口调试（A02/A03）、SWD调试（A00/A01）、USB、BOOT1
- 必要的隔离防护：串接电阻
电路设计-CSK6002/6011x的差异
CSK6002
- 除Flash内置外，其他设计与CSK6012完全一致，所以电路/PCB可以做到兼容设计；
- 外置Flash空出的QSPI引脚（pin54、55、56、58、59、60）csk6002可做普通IO使用
CSK6011x
- ADC通道数量不同，CSK6011仅支持2chs ADC，只可设计成1MIC+1AEC或2MIC
- 音频仅支持单端输出（上节已说明）
- 因pin定义顺序完全不同，与CSK6012不可做原理图/PCB兼容设计
更多学习资源
如果需要获取本教程相关的学习资源、代码，
或者了解更多与嵌入式开发、AI芯片相关的其他课程，可以点击查看目录导航。