前面文章“硬件电路设计-百兆网篇”介绍百兆网的常用电磁隔离方式，文中提到除了电磁隔离，还可以用电容隔离，电容隔离相对电磁隔离就简单得多了，不用搞个大黑块，在板子上碍事。但是电容隔离有它优势也有它的劣势，大家根据情况酌情选择就行，这里先放上电容隔离方案的图，如下。
图1. 百兆网采用电容隔离的方案电路图
从上面图1中可以看到，使用百兆网使用电容隔离非常简单，就是把以前的网络变压器拿走，然后信号线上串33nF的电容即可。参考以太网标准，注意电容耐压必须是2250V以上，以太网标准里这个隔离必须能抗住1500V~2250V电压加在上面60秒不会把PHY芯片搞坏。当然，电容值也不能乱选，具体细节我下面慢慢解释。
在解释电容的取值前，我先讲讲使用电容隔离方式的性能怎么样。我们先看下使用变压器隔离的波形，待会好对比电容隔离的波形，如下图2所示。左侧是百兆时的测试波形，右侧是十兆时的测试波形，图中可以看出信号经过网络变压器后的波形波动在-1V至1V间波动。
图2. 网络变压器隔离的测试波形（TD+/TD-），左100Mb/s，右10Mb/s
对于图2，有的读者可能注意到了网络变压器前的差分信号波形的电压有些奇怪，先看100Mb/s的，可以看到差分信号在2.77V-3.80V之间变化，10Mb/s的更高。在1.96V-4.6V间变化，为什么会这样？首先我们由前面知道，对于差分信号TD+和TD-，电路是经过网络变压器的抽头接至VDD（3.3V），形成3.3V的DC偏置电压。然后我们在产品（DP83848C）规格书的第12页的表5.5 DC Specifications可以看到一个信息，如下图3所示。可以看到对于发送端的差分信号，在100Mb/s时输出差分信号摆动最大值时为1.05V。看到这里，如果熟悉差分信号的读者就瞬间知道我要说啥了，对的，因为差分信号端接到了3.3V作为偏置电压，差分信号摆动最大值是1.05V，即这1.05V是在3.3V上摆动的，正极性电压会是3.3V+1.05V/2=3.825V，负极性电压是3.3V-1.05V/2=2.775，再看一眼图2，测试的值跟计算的一样（不要纠结为啥不是3.82V，因为示波器有抖动），同理可以分析10Mb/s的情况也一样。
图3. PHY芯片TD+/TD-在不同速率下的差分电压摆动值不一样
我们把上面网络变压器隔离方案的测试波形了解后，下面来看电容隔离的测试波形，如下图图4所示，这个时候因为是电容隔离了，差分信号不再直接短路了，所以DC偏置电压为芯片内部的偏置电压，这个值在规格书中没查到，但是由上面讲到的，差分信号摆动最大幅值是1.05V，可以推算芯片内部的DC偏置电压约2.3V 。我们可以看到通过电容隔离输出的电压摆动也在-1V至1V之间摆动，波形看着也跟网络变压器隔离的差不多，说明电容隔离方案是可用的。
图4. 使用电容隔离输出波形跟网络变压器隔离的差不多
那有了上面两个测试数据对比，是不是就可以用电容隔离取代电磁隔离呢？回答前我先把最前面的电容选值的问题解答先。为什么选择33nF，其他的不能选吗？因为在标准ANSI INCITS 263-1995 TP-PMD中指明了百兆网的信号回损不得低于16dB，在2MHz-80MHz频率范围相位角不高于3°，差分阻抗控制在100Ω±15Ω范围。通过这个信息我们可以知道电容隔离方式的电容和阻抗构成了一个高通滤波器，对于高通滤波器，我们知道电容的取值对最小频率影响最大，所以选用2MHz来计算，差分阻抗选100Ω，对于单根信号线，相当于50Ω，计算可以得到符合需求的电容约为30.42nF，因为没有30.42nF这个特殊标准电容卖，可以选取一个接近的标准值33nF。对于计算的信息做仿真结果如下图5所示，可以看到跟理论分析接近。
图5. 理论计算电容为30.42的仿真结果
所以现在我们知道电容为什么强烈建议选33nF了，那刚才说是不是电容隔离就可以取代电磁隔离了呢？答案是不能，因为上面说到了，在标准ANSI INCITS 263-1995 TP-PMD中指明了百兆网的信号回损不得低于16dB。如果使用电容隔离的方式的话，网线拉长点这个回损就不达标了，不达标意味着信号传到另外一端时，已经变形得不能被正确识别了，所以数据传输肯定失败。但是电磁隔离可以应付得来这个问题，所以这也是我们能看得到的很多带网络的电路板，都是用网络变压器的原因。电容隔离仅适用于网线短的方案，保险范围是使用CAT5网线，长度控制在1米内。
现在我们知道了百兆网使用电容隔离的方案原理和优缺点，大家设计时如果网线不长，那么电容隔离的方案值得考虑，如果网线长就别折腾了，下面放上几个典型拓扑供参考。
3种电容隔离的应用拓扑参考
著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。