HDLbits--exams/m2014_q6b
  bWLIE0wKp9lo 2024年06月14日 160 0
module top_module (
    input [3:1] y,
    input w,
    output Y2);
    
    parameter a=3'b000,b=3'b001,c=3'b010,d=3'b011,e=3'b100,f=3'b101;
    reg [3:1] next_state;
    
    always@(*)
        begin
            case(y)
                a:
                    next_state<=w?a:b;
                b:
                    next_state<=w?d:c;
                c:
                    next_state<=w?d:e;
                d:
                    next_state<=w?a:f;
                e:
                    next_state<=w?d:e;
                f:
                    next_state<=w?d:c;
            endcase
        end
    assign Y2=next_state[2];
                    

endmodule
【版权声明】本文内容来自摩杜云社区用户原创、第三方投稿、转载,内容版权归原作者所有。本网站的目的在于传递更多信息,不拥有版权,亦不承担相应法律责任。如果您发现本社区中有涉嫌抄袭的内容,欢迎发送邮件进行举报,并提供相关证据,一经查实,本社区将立刻删除涉嫌侵权内容,举报邮箱: cloudbbs@moduyun.com

  1. 分享:
最后一次编辑于 2024年06月14日 0

暂无评论

bWLIE0wKp9lo