随着芯片规模越来越大，工艺越来越先进，芯片设计面临的挑战也更加严苛，这使得可测性设计DFT（Design-For-Test）在设计流程中越来越重要。11月19日，《集成电路可测性设计DFT工程师》高级班圆满结课。每晚3小时的理论课加两天的线下实操，吸引了众多学员报名参加。

本次培训由资深DFT Staff工程师付永杰老师和北方工业大学副教授魏淑华博士讲授。课程内容基于DFT的理论基础，重点展示和讲解了Scan/ATPG 的技术和解决方案，同时也对DFT其它技术的基本方法包括MBIST/BoundarySCAN/Diagnosis进行了介绍。结合相应的实际练习，让学员们了解在ATPG领域所备受关注的各种问题，学习和掌握使用扫描链和测试点插入工具Tessent Scan；ATPG产生工具Tessent Fastscan。了解整个ATPG处理的流程，包括设计可测性分析，可测电路设计，测试向量产生，以及低可测性的改进方法和高质量测试缺陷类型的覆盖。

课堂上，学员们都认真聆听、记录，不少学员在课后依然与授课老师积极互动，提出很多有价值的专业问题，老师也根据学员的问题进行专业解读，并拓展理论知识与实践操作的具体案例。课堂内外积极互动、气氛热烈，拉近了彼此之间的距离。

为期八天的培训，提升了参训学员的理论基础和动手能力。参训学员在培训结束后纷纷表示收获满满，达到了预期效果，也表达了对课程、讲师和对量子芯链的极大认可。接下来，量子芯链将坚持以产业需求为导向，积极引入国际高端智力资源，搭建学习交流平台，用心打造“行业名家讲堂“，为人才培养和产业发展贡献力量。