一、实验过程中发现的问题 使用ISE进行项目的实现时出现以下错误。 意思很简单,就是使用DSP48E1的数量超出限制,因为没有接触过DSP48E1,所以尝试了很多错误的方法后,我找到项目下的.mrp文件,里面有一行显示NumberofDSP48E1s:496outof480103%,也就是说我使用的XC6V1x130t型号FPGA只有480个DSP48E1,但是我使用了496个。我的项目中用到了4个fir滤波器,都是160阶的,而且其中两个系数对称,另外两个系数不对称,我在代码中尝试添加其中的某个滤波器,发现系数对称的滤波器会占用80个DSP48E1,系数不对称的fir滤波器会占用160个D...

  iREOoE1g43HF   2024年08月07日   29   0   0 Verilog
关注 更多

空空如也 ~ ~

粉丝 更多

空空如也 ~ ~